クロックの両エッジで動くっていうのは無理なのかな.シミュレーションは動かなかった.実際も動かないよね,きっと.
always @(clk) always @(posedge clk or negedge clk)
どっちもだめだった.FPGAの種類にもよるのかね.
クロックの両エッジで動くっていうのは無理なのかな.シミュレーションは動かなかった.実際も動かないよね,きっと.
always @(clk) always @(posedge clk or negedge clk)
どっちもだめだった.FPGAの種類にもよるのかね.